Theo một nghiên cứu do Giáo sư Gil-Ho Lee và ứng viên Tiến sĩ Hyeon-Woo Jeong thuộc Khoa Vật lý của POSTECH đứng đầu, hợp tác với Tiến sĩ Kenji Watanabe và Tiến sĩ Takashi Taniguchi tại Viện Khoa học Vật liệu Quốc gia Nhật Bản (NIMS), quá trình vận chuyển electron trong graphene hai lớp biểu hiện sự phụ thuộc rõ rệt vào các trạng thái cạnh và cơ chế vận chuyển phi cục bộ.
Những phát hiện này được công bố trên tạp chí Nano Letters.
Graphene hai lớp, bao gồm hai lớp graphene xếp chồng theo chiều dọc, có thể khai thác các trường điện bên ngoài để điều chỉnh khoảng cách dải điện tử của nó—một đặc tính thiết yếu cho quá trình vận chuyển electron. Đặc điểm riêng biệt này đã thu hút được sự chú ý đáng kể vì vai trò triển vọng của nó trong "valleytronics", một mô hình mới nổi cho quá trình xử lý dữ liệu thế hệ tiếp theo.
Bằng cách tận dụng "thung lũng", một trạng thái lượng tử trong cấu trúc năng lượng của electron hoạt động như một đơn vị lưu trữ dữ liệu rời rạc, valleytronics cho phép xử lý dữ liệu nhanh hơn, hiệu quả hơn so với thiết bị điện tử thông thường hoặc spintronics. Với khoảng cách băng tần có thể điều chỉnh, graphene hai lớp là nền tảng cơ bản cho nghiên cứu valleytronics tiên tiến và đổi mới thiết bị.
Một khái niệm trung tâm trong valleytronics là "Hiệu ứng Hall thung lũng (VHE)", mô tả cách dòng electron được dẫn chọn lọc qua các trạng thái năng lượng rời rạc—được gọi là "thung lũng"—trong một vật liệu nhất định. Do đó, một hiện tượng đáng chú ý được gọi là "điện trở không cục bộ" xuất hiện, tạo ra điện trở có thể đo được trong các vùng không có dòng điện một chiều—ngay cả khi không có đường dẫn điện.
Trong khi phần lớn các tài liệu hiện tại coi điện trở phi cục bộ là bằng chứng xác thực của VHE, một số nhà nghiên cứu cho rằng tạp chất ở rìa thiết bị hoặc các yếu tố bên ngoài - chẳng hạn như quy trình sản xuất - cũng có thể tạo ra các tín hiệu quan sát được, khiến cuộc tranh luận về nguồn gốc của VHE vẫn chưa có hồi kết.
Để xác định nguồn gốc xác định của điện trở phi cục bộ trong graphene hai lớp, nhóm nghiên cứu POSCO-NIMS đã chế tạo một thiết bị graphene cổng kép, cho phép kiểm soát khoảng cách dải chính xác. Sau đó, họ so sánh các đặc tính điện của các cạnh graphene nguyên sơ, hình thành tự nhiên với các cạnh được xử lý nhân tạo bằng phương pháp khắc ion phản ứng.
Phát hiện này cho thấy điện trở phi cục bộ ở các cạnh hình thành tự nhiên phù hợp với kỳ vọng lý thuyết, trong khi các cạnh được xử lý bằng phương pháp khắc thể hiện điện trở phi cục bộ vượt quá các giá trị đó gấp hai cấp độ.
Sự khác biệt này chỉ ra rằng quy trình khắc đã tạo ra các đường dẫn điện lạ không liên quan đến VHE, do đó giải thích tại sao người ta đã quan sát thấy khoảng cách dải giảm trong các phép đo graphene hai lớp trước đây.
Hyeon-Woo Jeong, tác giả đầu tiên của bài báo, nhận xét: "Quá trình khắc, một bước quan trọng trong chế tạo thiết bị, chưa được xem xét kỹ lưỡng, đặc biệt là về tác động của nó đối với quá trình vận chuyển phi cục bộ".
"Những phát hiện của chúng tôi nhấn mạnh nhu cầu phải xem xét lại những cân nhắc này và đưa ra những hiểu biết quan trọng để thúc đẩy thiết kế và phát triển thiết bị valleytronics."
Mời các đối tác xem hoạt động của Công ty TNHH Pacific Group.
FanPage: https://www.facebook.com/Pacific-Group
YouTube: https://www.youtube.com/@PacificGroupCoLt
